 FPGA_DSP培訓(xùn) |
| 課程簡(jiǎn)介： |
DSP應(yīng)用是展示FPGA優(yōu)勢(shì)的最有效場(chǎng)合。通過(guò)本次課的學(xué)習(xí)，可以幫助學(xué)員掌握使用FPGA實(shí)現(xiàn)DSP的基本理論和實(shí)現(xiàn)方法。掌握針對(duì)DSP的Verilog編程方法，實(shí)現(xiàn)如Cordic算法、FFT
IP Core使用等經(jīng)典內(nèi)容。 |
| 培訓(xùn)時(shí)長(zhǎng)： |
四天 |
| 必備條件： |
熟練掌握Verilog HDL |
| 獲得技能： |
掌握使用FPGA實(shí)現(xiàn)DSP的基本理論和實(shí)現(xiàn)方法。 |
| 課程大綱： |
第一階段 |
| Verilog for DSP |
| 第二階段 |
| Cordic算法實(shí)現(xiàn) |
| 第三階段 |
| 浮點(diǎn)算法的定點(diǎn)處理 |
| 第四階段 |
| 浮點(diǎn)數(shù)與定點(diǎn)數(shù) |
| 第五階段 |
| 浮點(diǎn)如何轉(zhuǎn)定點(diǎn) |
| 第六階段 |
| FPGA實(shí)現(xiàn)DSP的優(yōu)勢(shì)及應(yīng)用的典型場(chǎng)合 |
| 第七階段 |
| 多速率信號(hào)處理(中頻數(shù)字化的理論) |
| 第八階段 |
| 帶通采樣定理 |
| 第九階段 |
| 內(nèi)插與抽取 |
| 第十階段 |
| FFT IP Core的使用方法 |
| 第十一階段 |
| FPGA+DSP架構(gòu)分析 |
